当前位置:首页 > 半导体行业 > 第三代半导体 > 正文内容

笔记:平面SiC MOSFET与沟槽型(Trench)SiC MOSFET的综合对比分析

平面SiC MOSFET与沟槽型(Trench)SiC MOSFET的综合对比分析,涵盖工艺、性能、技术难点、国内外现状及未来趋势:

image.png


一、结构与工艺对比

  1. 平面结构(Planar)

    • 工艺特点:栅极位于表面,通过横向沟道导通,工艺步骤相对简单,元胞一致性好,适合大规模制造

    • 核心问题:存在JFET效应(N区夹于两个P体区之间),导致导通电阻增加;寄生电容较大,开关速度受限

    • 成本构成:衬底成本占比约38%,外延和封装成本次之,良率控制是关键挑战

  2. 沟槽结构(Trench)

    • 工艺特点:栅极嵌入垂直沟槽内,形成纵向导电通道,需高精度刻蚀技术(如ICP-RIE)以实现光滑且垂直的侧壁

    • 核心问题:沟槽底部电场强度高,易引发局部击穿;栅氧层厚度不均匀,可靠性风险大

    • 工艺创新:英飞凌非对称沟槽、罗姆双沟槽结构通过优化电场分布降低风险


二、性能优劣势对比

指标平面SiC MOSFET沟槽SiC MOSFET
导通电阻(R<sub>on</sub>较高(JFET效应增加电阻)更低(无JFET效应,沟道迁移率更高)
开关速度较慢(寄生电容大)更快(寄生电容小,开关损耗低)
可靠性高(工艺成熟,长期应用验证)较低(栅氧电场集中,需工艺优化)
工艺复杂度低(适合量产)高(刻蚀、栅氧工艺难度大)
温度特性阈值电压漂移可控高温下阈值电压稳定性需优化

三、技术难点与挑战

  1. 平面结构

    • JFET效应:需通过元胞设计优化(如缩小P体间距)降低电阻,但可能牺牲耐压能力

    • 栅氧界面缺陷:SiC/SiO<sub>2</sub>界面缺陷密度高,易导致阈值电压漂移,需严格筛选工艺

  2. 沟槽结构

    • 刻蚀工艺:SiC材料硬度高,刻蚀需兼顾垂直度与表面粗糙度,避免微管缺陷

    • 栅氧可靠性:沟槽底部电场强度可达平面结构的2-3倍,需引入缓冲层或耗尽层设计分散电场

    • 良率控制:大尺寸芯片(如10mm×10mm)的缺陷密度直接影响良率,需优化衬底与外延质量


四、国内外发展现状

  1. 国际厂商

    • 平面结构:意法半导体、Wolfspeed主导,已实现650V-1700V产品量产,应用于新能源汽车主驱逆变器

    • 沟槽结构:英飞凌、罗姆等通过专利技术(如非对称沟槽)实现商业化,性能接近平面结构极限

  2. 国内厂商

    • 平面结构:芯粤能、斯达半导体等已量产1200V产品,良率达90%以上,但主驱应用仍依赖进口

    • 沟槽结构:芯粤能、三安光电等进入试制阶段,良率接近平面工艺,预计2025年量产

    • 衬底与外延:天岳先进、天科合达6英寸衬底量产,8英寸处于研发阶段,良率(50%)低于国际水平(85%)


五、未来发展趋势

  1. 工艺优化

    • 平面结构:通过薄晶圆、高密度元胞设计进一步降低导通电阻(如安森美M3e系列管芯体积减少60%)

    • 沟槽结构:开发100%沟槽利用率设计,提升电流密度,同时引入保护性p层降低电场强度

  2. 成本下降

    • 8英寸晶圆普及:Wolfspeed已量产8英寸衬底,国内厂商加速布局,预计2025年后成本与Si基IGBT持平

    • 缺陷控制:通过AI检测、外延工艺优化提升良率,降低器件单价

  3. 应用拓展

    • 新能源汽车:从OBC向主驱逆变器渗透,国产SiC MOSFET预计2025年规模上车

    • 光伏与储能:高频、高效需求推动沟槽结构在逆变器中的占比提升

  4. 技术路线共存

    • 短期内平面结构仍为主流(可靠性高、成本低),沟槽结构在高端领域逐步替代;长期看,沟槽技术将主导高频、高压场景


总结

平面SiC MOSFET凭借成熟的工艺和可靠性占据当前市场主流,而沟槽结构通过低损耗、高频特性成为未来发展方向。国内外厂商在衬底、工艺及可靠性上的差距正在缩小,但核心专利(如沟槽设计)仍由国际巨头把控。随着8英寸晶圆量产和缺陷控制技术突破,SiC MOSFET将在新能源领域加速替代硅基器件,推动电力电子系统向高效、紧凑化演进


打赏 支付宝打赏 微信打赏
《笔记:平面SiC MOSFET与沟槽型(Trench)SiC MOSFET的综合对比分析》.doc
将本文下载保存,方便收藏和打印
导出文档

发表评论

访客

看不清,换一张

◎欢迎参与讨论,请在这里发表您的看法和观点。