功率半导体和5G的新宠-《GaN和SiC》：Part-2 （转）

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）

才讲完SiC和GaN的一些概论，赶快乘热把器件工作原理都讲完吧，不然又该落下了。再次谢谢给我鼓励和给我资料的朋友们。

从上一份总结里面已经说明SiC和GaN都是宽禁带半导体材料，而且禁带宽度都几乎是Silicon的三倍，所以都非常适合功率器件，而且饱和载流子速度都几乎是硅的10倍，所以他们都非常适合做High frequency的RF器件。而从下面的对比可以看出SiC和GaN有一个很大很大的区别是导热系数，GaN和Silicon几乎差不多，而SiC超好，几乎是GaN和Si的三倍以上，这就决定了在高功率应用领域SiC肯定就占领了绝对统治地位，散热问题就解决了，而且抗高温。

所以在低功率和高频率的应用领域里，GaN就可以PK掉SiC了。在半导体器件里面用到的GaN都是在高温下(~1100C)通过MOCVD或者MBE(分子束外延)的方式来生长的，目前业界有两种衬底可供外延或MOCVD，一种是GaN-on-SiC，另一种是GaN-on-Silicon。前者以SiC为衬底的GaN主要应用于高功率和高频(high RF)领域，主要得益于SiC的高导热率以及低RF loss，但是受限于SiC的衬底只能限制在6寸，所以目前8寸还没有推广。而GaN-on-Si自然就比不上了，但是他便宜啊，而且可以做8寸，产能和成本都非常有竞争力，所以在5G消费类市场上应该很有竞争力有望全面取代硅基LDMOS。【Qorvo】

除了GaN-on-Si和GaN-on-SiC，还有一种GaN-on-Sapphire (蓝宝石/Al2O3)，衬底比较便宜而且能抗得住高温外延。但是蓝宝石衬底的导热性非常非常差，几乎是硅衬底的千分之一，而且他的晶格失配以及热膨胀系数也很大。而这些缺点似乎SiC都完胜，唯一的就是SiC太贵了。

首先来说说GaN晶体管的工作原理吧，我们都知道GaN是属于异质结 HEMT，所以他的工作离不开异质结(Heterojunction)，不是硅基的PN结哦。这个异质结就是利用一种比GaN禁带宽度更高的AlGaN与GaN组合在一起，由于AlGaN和GaN的异质结存在两种极化效应：自发计划(R_SP)和压电极化(R_PE)。其中自发极化主要来自化合物半导体自己的原子核与最外层电子的库伦引力，由于N原子表面被吸附了很多的电子，所以库伦引力比较强，所以GaN结构的非对称的纤维锌矿GaN晶体结构引起的自发极化，而压电极化主要来自晶格失配的外部应力带来的极化电荷，正式由于这两种极化共同作用，所以在AlGaN和GaN的界面处产生极化静电荷。从而形成2DEG (两维电子气)，其面电荷密度随着AlGaN里面Al含量的增大而增大，但是越大的Al会带来散射严重，从而造成电子迁移率下降，所以这是一个trade-off。一般情况Al:Ga的比例为3:7，电子密度可以达到1.7×10¹³cm^-2,这几乎是其他Ⅲ-V族异质结器件的10倍。

题外话，现在有用InGaN替代AlGaN的，原因在于AlGaN的应力带来的晶格失配太大了，很容易造成器件可靠性问题，而换成InGaN自然就是要牺牲一些2DEG的电子密度了，不过主要还是看In的含量吧，实验数据看出来如果是0.17:0.83的话还是可以匹配的。用InGaN的还有一个好处是Gate长度与InGaN barrier的厚度的比例(Lg/T_barrier)可以提高(在AlGaN里面，由于AlGaN需要很厚)，由于InGaN有很强的自发计划(R_SP)，所以InGaN可以不需要那么厚了，这样就可以降低Lg/T_barrier，厚度薄了自然应力也就小了，关键是Lg/T_barrier小了，短沟道效应也小了。(器件理论的部分后面会讲，看不懂没关系) --摘自《台湾清华大学电子学报》

有个小插曲，GaN的晶格有两个面，一个是Ga面，一个是N面，N面的接触电阻比较低，但是击穿电压小，所以一般功率器件都是用Ga面，而且Ga面具有更均匀，更平坦的异质结界面特性。

至此，我们应该知道GaN晶片必须至少有AlGaN和GaN两层外延，才能形成异质结结构，其实还不够。在GaN的下面与衬底之间还需要一个Buffer Layer或者叫做Nucleation layer，其作用是防止产生界面缺陷导致界面电子气寿命下降。而在AlGaN上面还需要有一个In-situ Si3N4 Cap layer，这个很关键，他必须是MOCVD长完之后不出腔体直接长一层MOCVD的SiN，他是器件可靠性的关键，如果是后续process做的话很容易产生Interface charge，从而产生一个Gate到Drain的导电层而漏电。所以power GaN的外延至少是四层(LED的GaN更复杂哦)。

接下来，我们从器件的结构开始讲，然后对结构有了了解之后，再来讲Process flow吧，这是我一直采用的training方法。

首先GaN HEMT器件的沟道2DEG在衬底制备的时候已经形成了，所以没有CMOS那么复杂还要长GOX和Poly Gate电极等等，所以对于GaN HEMT来讲，只要定义Gate控制电极，然后定义S/D区域，用Metal引出去就好。似乎非常简单！事实并非如此看似简单。首先说Gate，GaN HEMT的Gate控制原理是靠一个肖特基二极管控制的，HEMT是电压控制器件，栅极电压Vg可控制异质结势阱的深度，则可控制势阱中2-DEG的面密度，从而控制着器件的工作电流。如下图所示的能带图，左边是Gate偏压为0时候的情况，此时AlGaN和GaN已经弯曲形成了三角区域的2DEG，这个时候只要D/S之间有电势差就可以产生电流了。如果Gate加负电压，直观的理解是Gate下面的空间电荷区开始朝沟道下面和两边扩展，知道耗尽区碰到沟道2DEG，从而是沟道被夹断(pinched-off)。

所以，GaN HEMT结构比较简单，就是S/D和Gate，而这三个端子都是只需要做一个Contact引个电极就可以了，然而process的难点就在这三个contact上。如果说器件驱动能力或者沟道的导通能力(电导率)完全由2DEG决定，而2DEG的密度完全有EPI决定，所以第一个难点是EPI，如果没有EPI的核心技术做GaN根本没什么意义，而第二部对于器件制造来讲有一些列难点，而这第一个难点就是Gate和Source/Drain的Contact。

对于Source/Drain来讲，他需要carrier或者conduct载流子赶快穿过S/D，所以他一定要是欧姆接触来减少conduction loss提高增益，做过CMOS的人都知道欧姆接触很容易哇，直接把Source/drain打高浓度掺杂，然后半导体禁带宽度变窄，降低势垒，最后发生隧穿不就实现了欧姆接触了吗？exactly！但是在GaN领域里面，就不行了。因为GaN是宽禁带啊，即使你降低那一点，还是没办法和金属隧穿啊(除非你掺杂浓度继续提高比Silicon高3~4倍，能实现吗？)。另外一个要注意的点是，如果你的欧姆接触处理的不好，器件的击穿电压(Vbr)又会受影响。所以一般有两种方法来提高欧姆接触，第一个是layout上，最好用圆形S/D的接触孔设计，如果contact是方形的话，边缘的电场分布不均匀会影响接触电阻，所以如果是方形的contact，就必须要用MESA(台面)工艺来隔离S/D，如果你不采用MESA隔离工艺的话，你也可以把contact设计成圆形（书上叫做“圆形传输线模型, C-TLM”）。还有一个解决欧姆接触的方法是从金属下手(估计学冶金的人比较懂吧~，感觉跟silicide差不多)，用normal process沉积Ti/Al/Ni/Au四层金属，再在N2气氛中，经过700C以上的RTA退火，温度升高接触电阻会下降，这个温度下Al应该已经熔化了，就是为了Ti和Al在高温下充分发生固相反应，Al穿透Ti层到达GaN表面，同时高温下GaN里面的“N”又外扩散出来在界面出与Ti反应形成TiN，所以在GaN表面产生N空位作为施主，提高表面浓度有助于电子隧穿，形成好的欧姆接触。那么Ni和Au有什么作用？呵呵。这又复杂了，有没有注意整个过程感觉Ti和N很重要，实际上Al没什么作用对吧，实际上Al的作用是防止Ga外扩散跑出来，可是铝又很容易被氧化，所以需要一层金(Au)来保护，可是金又和铝容易互扩散，而且Au一旦进入到衬底，那整个半导体就废了，所以必须要在金下面铺一层Ni作用Barrier，是不是很麻烦？为什么不直接用TiN改在Al上面不就完事了吗？TiN的接触电阻太大了，对于GaN的RF/mW器件来讲，我们不允许任何高阻抗出现在contact里，所以我们必须要把contact电阻降低到理论的E-6~E-7 ohm.cm²。所以如果有FAB能用传统的Ti/Al/TiN三明治结构能做到一样的Contact Rc，那么他就赢了！（《电子元件与材料》-200412）。甚至RTA的Ramp speed都会影响Rc，一般需要比较慢的会比较好，表面比较平滑。

好了，刚刚大家有没有注意到Al在高温下已经熔化了，那么铝其实很容易穿过Ti进入GaN了，就出现了Metal Spiking问题，这样又出现了一个体内的SBD接触，改变了buffer区AlGaN的电场，会产生早期击穿，这可是可靠性问题。所以为了解决这个问题，可以在Source/Drain区域掺杂Silicon元素来保住这些spikes，通常就把这个silicon doping的区域做的比contact稍微大一点(Lext)，这样进一步降低contact边缘的电场线强度，提升击穿电压。哎，真的好麻烦！

接下来，我们讲栅极(gate)的接触孔，我们的栅极是肖特基接触，是不是无比麻烦，这就注定了栅极contact以及metal没办法和Source/Drain一起做了。所以必须要分开做。先说肖特基接触的重要性吧，这个金半接触的势垒Φ_B直接决定了AlGaN的耗尽层宽度间接影响了2DEG的密度，而且和CMOS一样，他也是低频噪声的主要来源，亚阈值特性也是直接受栅极影响的。还有一个和CMOS不一样的是，GaN HEMT晶体管的最大工作电压和功率，完全是由Gate肖特基二极管的反向击穿电压决定的。一般情况下，类似我们CMOS的Gate，我们总希望我们的gate能够很好的控制channel，以此类推，我们希望我们的耗尽区尽快碰到2DEG的channel，可是我们的AlGaN非常厚，所以我们可以采用Recess蚀刻的方式来让他们的SBD接触不要在表面，而是在体内，这样g_m就大了，f_T和f_Max就被提升了。但是这个AlGaN的recess etch又带来了挑战，他和MESA Etch还不一样，这个很care表面粗糙度以及corner电场，一般是ICP-RIE蚀刻采用Cl2/Ar气体，其GaN和AlGaN的选择比可以做到1:9，而且对于表面粗糙度的bonbardment的key factor是压力。 还有Gate金属怎么选择的问题？再一次回到SBD的理论，SBD的势垒高度有两个影响因素，一个是界面的钉扎效应(pinning effect)，一个是金属的功函数和半导体的亲合能之差的能级决定的，而在宽禁带半导体中，钉扎效应所占比例非常小，所以几乎由金半接触势垒决定，这样的话我们可以选择Au、Pt (~1eV)、Ni (0.66~1eV)。但是除了势垒高度，还要考虑side-effect，那就是漏电和热稳定性(300~600C)，这样最后只有Au和Ni了。所以Gate金属都是由Ni和Au组成的(Ni用来做黏附层，Au用来做整流SBD，其功函数是5.1eV)。

好了，栅极的SBD结构就讲完了，现在就是要如何优化结构，如果按照常规的设计，那么在Gate末端靠近Drain那一边的表面电场是最强的，所以需要有一个栅极场板设计(Gate Field Plate)，有点类似LDMOS的场板。另外，由于我们Gate的SBD很怕漏电，而这个漏电也有可能来自于表面电荷或者后面的charging等等，所以一般设计可以考虑用Source Metal给Gate做一个接地的shielding (只是他不是在欧姆接触的时候做的，而是在PAD Metal的时候做的！)，进一步降低Gate边缘表面电场。这个场板的设计对BV和寄生电容以及电荷碰撞以及迁移率都有影响，所以设计window必须要well charaterize (S. Karmalkar and U. K. Mishra, Trans. Elec. Dev. 48 (8), 1515 (2001))。

所以最后的结构就是如下图的样子，从图中可以看出In-situ SiN Cap或者passivation layer对器件的重要性非常高，直接决定了Gate漏电，器件击穿，可靠性等等，主要就是他容易引入在AlGaN和SiN界面上引入表面电荷，从而改变2DEG电荷分布以及Gate和Drain之间的电场等。

最后再讲一个Device Isolation，一个是MESA的台面结构，一个是离子注入的方式PN结隔离，前者主要是有台阶，而且侧边的2DEG会碰到Gate Metal，造成漏电和BV降低，所以离子注入隔离是比较不错的方法，而且表面平坦可靠性和金属台阶覆盖性都比较好。

至此，基本上GaN的器件结构就讲完了，当然器件的特性以及可靠性还有很多优化设计还有很多，后面等第三篇吧。简单兜一个GaN HEMT器件的flow吧，结构懂了，flow的顺序也就简单了。

1）S/D欧姆接触；2）Device隔离(MESA/Imp)；3) Gate SBD接触；4）SiN钝化层；

有些process还有背面做局部的Silicon Removal ( mm2)，这样可以消除衬底Si带来的应力，先减薄到~200um，然后光刻再蚀刻掉，吃出一个AlGaN的鼓膜状(Membrane)，然后在PVD沉积一层AlN就可以抵抗垂直方向上的BV。

打赏 支付宝打赏 微信打赏