一颗SiC芯片的诞生：晶胞结构+26步工艺全流程图解
从一块裸露的SiC晶圆，到一颗能扛1200V高压的MOSFET芯片，中间经历了什么？26步工艺，每一层薄膜、每一次光刻、每一轮离子注入，都有它的道理。今天这篇，我们把晶胞结构从头到尾掰开揉碎讲清楚，再带你走完整个生产流程——配图版，建议收藏。
? 全文约 5000字 | 配图 14张 | 适合芯片设计/工艺/应用工程师 | 文末附 Q&A 答疑
▲ SiC MOSFET 晶胞结构与工艺全览
一、晶胞结构：从外到内一层层看
SiC MOSFET芯片是由大量晶胞（Cell）并联构成的。晶胞与晶胞之间用P+区做电气隔离。下面这个表格，把每一层的名字、作用和导电性都列清楚了——建议收藏，随时翻查。
▲ SiC MOSFET 晶胞三维结构示意
▲ 晶胞截面结构放大图
▼ SiC MOSFET 晶胞截面结构层次表 ▼
二、四个核心概念
2.1 Poly（多晶硅）—— 栅极的"骨架"
Poly在这里有两重身份：
第一身份：栅极电极。MOSFET的栅极本质上就是一层poly，覆盖在薄氧化层（GOX）上方。给栅极加电压，poly下的半导体表面就会反型，形成导电沟道。
第二身份：场板（Field Plate）。poly不只存在于栅极下方——它会延伸到器件表面其他区域（尤其是终端区域），形成"场板"。场板的作用是平滑耗尽层边缘的电场分布，防止电场在某个点过于集中而导致提前击穿。
? 重要区别：GOX是MOSFET核心，薄到只有几纳米；FOX是辅助耐压层，厚得多。薄GOX如果被击穿，栅极和沟道直接短路，器件立即失效。厚的FOX相对安全，但在高dv/dt工况下也会有电压应力积累问题。
2.2 N-epi（漂移区）—— 决定器件能扛多少伏
N-epi是外延生长在N-sub衬底上的一层N型半导体。这一层的厚度和掺杂浓度直接决定了器件的耐压等级。
以1200V SiC MOSFET为例：
N-epi厚度约 10-15μm 掺杂浓度约 10¹⁵ ~ 10¹⁶ cm⁻³ 越厚、越轻掺杂 → 耐压越高 → 但Rdson（导通电阻）越大
?️ 大白话：N-epi就像一条"电阻走廊"。电压从漏极进来，要穿过这条走廊才能到达源极。走廊越长、越窄（掺杂越轻），能承受的电压就越高——但电流通过时损耗也越大。这本质上是耐压和导通损耗之间的权衡。
2.3 P-well（P型体区）—— 形成沟道的"开关"
在晶胞结构中，P-well是覆盖在N-epi上的一层P型区域。当栅极加正电压时，P-well表面反型成N型，形成连接源极和漏极的导电沟道。
没有P-well → 没有沟道 → MOSFET永远关断
?️ 大白话：P-well就像一道"门框"。栅极电压是"开门信号"——不加电压时，门是关着的（PN结反偏，阻止电流）；加了足够的栅压，门框材料性质变了，门打开了，电流才能流过。
2.4 接触孔—— 芯片的"插座"
芯片制造过程中，表面会刻蚀出接触孔，然后填充金属（W或Al），形成几组关键连接：
三、SiC芯片的26步生产工艺
从SiC晶圆到一颗MOSFET芯片，整个过程分为五个阶段：
阶段一：衬底准备（步骤1-2）
阶段二：器件图形化（步骤3-9）—— 画格子
阶段三：栅极与沟道（步骤10-12）—— 核心中的核心
阶段四：接触孔与金属化（步骤13-20）
阶段五：测试与分选（步骤21-26）
阶段一：衬底准备（步骤1-2）
[步骤1] 晶圆下线（Wafer Start）
把一块4H-N型SiC衬底投入生产线，这块晶圆是后面所有工艺的地基。常见的衬底尺寸为150mm（6寸）或200mm（8寸）。
[步骤2] Epi缺陷扫描（Epi Defect Scan）
在衬底上外延生长N型外延层（N-epi）之后，先扫一遍缺陷。外延层质量直接决定器件漏电和击穿特性——有缺陷的外延片直接剔除，不往下走。
阶段二：器件图形化（步骤3-9）
这一阶段的核心任务是画格子——把芯片里有源区和终端区的形状刻出来。本质上是"薄膜沉积/硬掩膜 → 光刻 → 蚀刻 → 离子注入 → 氧化层去除 → 清洗"的循环。
[步骤3] OM标记刻蚀（0 Mark）
在晶圆边缘刻上定位标记，后续所有光刻步骤都要靠它来对位。
[步骤4] JFET区图形化（JFET）
刻出JFET区（结型场效应管区域）。它是Cell与Cell之间的电流路径，宽度决定导通电阻。
▲ JFET区图形化完成
? 为什么用硬掩模？ 光刻胶耐不住后续550-650°C的高温离子注入，会烧焦。必须先把图形刻进氧化层，再用氧化层当掩模。
[步骤5] P区图形化（P Well）
光刻+刻蚀，在外延层上定义P-well的形状——这是MOSFET的身体，将来容纳沟道。
▲ P-well（P区）图形化完成
[步骤6] N+区图形化（N Plus）
在P-well内部刻出N+源区，器件的源极就长在这里。
[步骤7] P+区图形化（P Plus）
在源区旁边刻出P+接触区，形成欧姆接触，降低源极电阻。这一步至关重要——P+重掺杂的本质是把耗尽区压到足够窄，让载流子通过量子隧穿形成欧姆接触。
▲ P+区图形化完成
⚠️ 为什么P+这么重要？ 低掺杂P-well与金属接触是肖特基势垒（电阻率10⁻²~10⁰ Ω·cm²），重掺杂P+后变成欧姆接触（电阻率10⁻⁵~10⁻⁶ Ω·cm²），两者相差3~6个数量级。更重要的是，如果P+接触电阻高，P-well电位会"浮动"，寄生NPN可能被触发闩锁效应，直接烧毁器件。
[步骤8] 终端图形化（Guard Ring）
刻出终端保护环。保护环把芯片边缘的高电压逐级分散到多个浮空P环上，防止等电位线挤压导致边缘提前击穿，让器件实际耐压接近理论设计值。
▲ 终端保护环（Guard Ring）结构
没有终端保护时，芯片实际击穿电压可能只有设计值的50-70%。保护环的工作原理：施加高压时，耗尽区从有源区向外扩展，碰到第一个浮空P环感应到~300V，第二个~600V……以此类推，1200V的总电压被多个环逐级分担。
[步骤9] 激活退火（Anneal）
离子注入后杂质还没"安家"，需要1600-1800°C高温退火让杂质进入晶格位置，这一步叫激活。
阶段三：栅极与沟道（步骤10-12）
⚠️ 这是整个工艺最关键的一个阶段——栅氧生长决定器件的核心性能。
[步骤10] 栅氧生长（GOX）
在已打开的有源区窗口内，重新生长一层薄栅氧（~50nm）。这层氧化物的质量直接决定阈值电压Vth、沟道迁移率和器件可靠性。SiC的栅氧生长比硅基MOSFET难得多，是SiC器件的核心技术门槛。
▲ 栅氧化层（GOX）生长完成
[步骤11] 多晶硅栅极（Gate Poly）
在栅氧上淀积一层多晶硅（Poly），刻成栅极形状。栅极将来接收驱动信号，控制沟道的开与关。
▲ 多晶硅栅极（Gate Poly）图形化完成
[步骤12] 介质层沉积（ILD）
沉积绝缘用介质层（SiO₂），将栅极与后续金属层隔离开来。
阶段四：接触孔与金属化（步骤13-20）
[步骤13] 缺陷扫描（Defect Scan）
刻完栅极后再扫一遍，确认没有引入新缺陷。
[步骤14] 源区接触孔（CT1）
光刻+刻蚀，在源区和P+区上打开接触孔，后续金属会填进去，形成欧姆接触。
▲ 源区接触孔（CT1）刻蚀完成
[步骤15] 栅极接触孔（CT2）
在栅极多晶硅上开接触孔，让金属能接触到栅极。
▲ 栅极接触孔（CT2）刻蚀完成
[步骤16] 正面金属化（Top Metal）
在晶圆正面蒸镀/溅射金属（通常是Al或AlSi），填充接触孔，形成金属布线，把源极、栅极引出来。
▲ 正面金属化（Top Metal）完成
[步骤17-18] 钝化（PA + PI）
先后淀积PA（氮化硅钝化层）和PI（聚酰亚胺钝化层），把金属布线保护起来，防止外界水汽和污染侵入。PI是最外层，像芯片的"皮肤"。
▲ PA/PI 钝化层沉积完成
[步骤19] 化镀/镀锡（CPL）
在金属焊盘区域镀上一层锡，方便后续封装打线或贴片焊接。
[步骤20] 背面金属化（BGBM）
翻转晶圆，在背面蒸镀金属，形成漏极（Drain）的集电极。功率MOSFET的电流是从正面流到背面的。背面先减薄（从~350μm磨到100-180μm），再沉积Ti/Ni/Ag多层金属堆叠。
▲ 背面金属化（BGBM）完成
阶段五：测试与分选（步骤21-26）
[步骤21] 老化测试（Burn-in） — 高温通电加应力，筛选早期失效器件。
[步骤22] CP测试（Chip Probe） — 探针扎每个芯片，测Vth、漏电流、导通电阻，生成晶圆地图。
[步骤23] 离散点筛选（PAT） — 把参数偏离批次均值太多的芯片挑出来，即使绝对值在规格范围内。
[步骤24] 芯片切割（SAW） — 金刚石刀片把晶圆切成一颗颗独立的die。
[步骤25] 芯片缺陷扫描（AVI Scan） — 光学扫描检查崩边、裂纹、沾污。
[步骤26] 出货检查（OQA） — 最终验货，核对数量、状态、包装。
四、Q&A 答疑
Q：PI层导电吗？
A：不导电。PI（聚酰亚胺）是有机高分子绝缘材料，作用只有两个——防潮和机械保护。你可以理解成芯片的"塑料壳"，什么都不导。
Q：打绑定线的时候会破坏PA和PI层吗？
A：不破坏。PA和PI在焊盘（Bond Pad）位置本来就被光刻+刻蚀开窗了，金属是裸露的供打线使用。更准确的说法是：正是因为PA/PI在焊盘位置被开窗了，才能打线。
Q：dv/dt有正负，感应电压也有正负吧？
A：是的。MOSFET关断时漏极电压从低到高，正dv/dt，耦合出正向感应电压；开通时反向。但场氧击穿看的是电压差的绝对值，正负只决定是正向击穿还是反向击穿，结果都是"穿了"。
Q：为什么晶圆是圆的？
A：首先晶棒是圆的；其次圆形便于均匀涂光刻胶；然后圆形的晶圆能减小边缘应力，防止边缘芯片碎裂。
支付宝打赏
微信打赏
